Direktlink als QR Code


Unsere Pressethemen

Auto, Verkehr (4582)
Bildung, Karriere, Schulungen (7406)
Computer, Information, Telekommunikation (6144)
Elektro, Elektronik (3898)
Essen, Trinken (3400)
Familie, Kinder, Zuhause (4175)
Freizeit, Buntes, Vermischtes (10951)
Garten, Bauen, Wohnen (7272)
Handel, Dienstleistungen (7438)
Immobilien (4205)
Internet, Ecommerce (4261)
IT, NewMedia, Software (16994)
Kunst, Kultur (4659)
Logistik, Transport (2297)
Maschinenbau (2020)
Medien, Kommunikation (5020)
Medizin, Gesundheit, Wellness (13806)
Mode, Trends, Lifestyle (4985)
Politik, Recht, Gesellschaft (9214)
Sport, Events (2868)
Tourismus, Reisen (11789)
Umwelt, Energie (5255)
Unternehmen, Wirtschaft, Finanzen (21620)
Vereine, Verbände (977)
Werbung, Marketing, Marktforschung (4170)
Wissenschaft, Forschung, Technik (2164)


Anzeige




Haftungsausschluss

Die auf my-PR.de veröffentlichten Pressemitteilungen sind von Unternehmen oder Agenturen eingestellt bzw. werden über sogenannte Presseverteiler an my-PR.de verteilt. Die Betreiber dieser Website übernehmen keine Verantwortung für die Korrektheit oder Vollständigkeit der darin enthaltenen Informationen.

MIPS Technologies stellt neue Mikroprozessor-Cores der Aptiv(TM)-Generation vor

Pressemeldung von: Beate Lorenzoni-Felber - 10.05.2012 15:00 Uhr
Den verantwortlichen Pressekontakt, für den Inhalt der Pressemeldung, finden Sie unter der Pressemeldung bei Pressekontakt.

Höhere Leistungsfähigkeit mit den neuen microAptiv(TM)-, interAptiv(TM)- und proAptiv(TM)-Prozessoren


Wesentliche Leistungsmerkmale:
- Neue Generation von Prozessor-Cores bietet hohe Leistungsfähigkeit für Anwendungen in den Bereichen Home Entertainment, Netzwerk-technik, Mobilfunk und Embedded-Systeme
- Hochleistungsfähiger proAptiv(TM)-Core erzielt beste CoreMark/MHz-Werte aller lizenzierbaren IP-Cores, zusammen mit bester Flächeneffizienz
- Multi-threaded interAptiv(TM)-Core bietet hohe Leistungseffizienz und erreicht höhere CoreMark/MHz-Werte als andere Cores mit ähnlich großer Die-Fläche
- Hocheffizienter microAptiv(TM)-Core erzielt höchste CoreMark/MHz-Werte unter allen Cores der Mikrocontroller-Klasse; zusammen mit DSP-Beschleunigung und Sicherheitsfunktionen
- Bereits mehrere große Lizenznehmer für die Aptiv(TM)-Cores gewonnen

SUNNYVALE, Kalif. - 10. Mai 2012 - MIPS Technologies stellt mit der Aptiv-Generation neue Mikroprozessor-Cores vor. Die proAptiv, interAptiv und microAptiv Cores bieten drei verschiedene Leistungsstufen für Anwendungen im gesamten MIPS-Zielmarkt.
Alle Cores basieren auf der MIPS32® Release 3 Architektur und bauen auf MIPS" führender Stellung im Bereich Home Entertainment auf. Sie stärken die Position im Bereich Netzwerktechnik, erweitern MIPS" Angebot für den hochvolumigen Embedded-Markt und stellen eine äußerst wettbewerbsfähige Alternative für die Entwicklung von Mobilfunkanwendungen dar. Für Mobilfunkgeräte bietet die Aptiv-Generation hohe Multicore-Performance für Apps auf Tablets und Smartphones, effiziente Multi-threading-Technologie für Basisbandprozessoren und Entry-Level Performance für Embedded-Steuerungen und -Anwendungen wie Touchscreen-Controller, SIM/Sicherheit und GPS.

Leistungsmerkmale der proAptiv-Cores:
- Highend-CPU-Leistungseffizienz mit über 4.4 CoreMark/MHz und
3.5 DMIPS/MHz (1) auf einer wesentlich kleineren Die-Fläche als bei anderen IP-Cores (2)
- Ideal für Anwendungen (Apps) auf vernetzten Consumerelektronik-geräten wie Smartphones, Tablets und "Smart"-Home-Entertainment-Geräten sowie für die Control-Plane-Verarbeitung in der Netzwerktechnik
- Effiziente Highend-Leistung minimiert den Bedarf an ausgefallenen Power-Management-Systemen wie "big.LITTLE" in vielen mobilen Anwendungen
- 60-75% mehr Leistung bei CoreMark- und DMIPS-Werten als bei MIPS32 74Kâ„¢/1074Kâ„¢-basierten Superscalar-Single-/Multicore-Produkten
- Hochskalierbare Lösung nutzt einen oder mehrere Threads pro Core und bis zu sechs Cores, die in einem Multicore-CPS (Coherent Processing System) miteinander verbunden sind
- Wesentliche Architekturmerkmale und Verbesserungen:
o Hochleistungsfähige Multi-Issue-, Deeply Out-of-Order (OoO) Architektur mit Branch-Prediction
o Neue, leistungsfähigere Fließkommaeinheit (FPU) mit hoher synthetisierbarer Frequenz für 1:1-Takt mit Core- und nativer Double-Precision-Ausführung
o Single-/Multicore-Konfigurationen (bis zu sechs Cores)
o Verbesserter, integrierter Coherence Manager der zweiten Generation und L2-Cache-Controller mit geringerer Latenz
o MIPS-Digitalsignalverarbeitungs-(DSP) Application Specific Extension (ASE) v2
o Enhanced Virtual Address (EVA) für effiziente 32-Bit-Adress-Map-Nutzung, um einen 3GB+ User-Space zu erzielen

Leistungsmerkmale der interAptiv-Cores:
- Der interAptiv-Core nutzt eine ausgewogene 9-stufige Pipeline mit Multi-threading, liefert hohe Leistung und erzielt einen um 50% besseren CoreMark/MHz-Wert als andere Cores mit ähnlich großer Die-Fläche (1,2)
- Ideal für hoch-parallele Anwendungen, die eine Kosten- und Leistungsoptimierung erfordern, wie Smart Gateways, Basisband-verarbeitung in LTE-Endgeräten und kleinen Zellen, SSD-Controller und Automobilelektronik
- Die hochskalierbare Lösung nutzt einen oder mehrere Threads pro Core und bis zu vier vernetzte Cores in einem Multicore-CPS (Coherent Processing System)
- Leistungsmerkmale und Verbesserungen:
o Multi-threaded Pipeline implementiert virtuelle Dual-Prozessoren, die als zwei vollständige CPUs auf einem SMP-Linux-Betriebssystem erscheinen
o Hardware Quality of Service (QoS), Thread-Management-Support und Inter-thread-Kommunikation ermöglichen eine optimale Steuerung von Echtzeit-Anwendungen
o Verbesserter, integrierter Coherence Manager der zweiten Generation und L2-Cache-Controller mit geringerer Latenz
o Support für bis zu zwei I/O-Kohärenzeinheiten
o Power-Management-Funktionen auf Core- und CPS-Ebene
o ECC-Support (Error Checking and Correction) im L1-Daten-Cache, L2-Cache und Daten-SPRAM
o Enhanced Virtual Addressing (EVA) für effiziente 32-Bit-Adress-Map-Nutzung, um einen 3GB+ User-Space zu erzielen
o Optionale Fließkommaeinheit

Leistungsmerkmale der microAptiv-Cores:
- Stromsparender, kompakter Echtzeit-Embedded-Prozessor-Core mit integrierten Standard-I/Os, der auf der bewährten MIPS32 M14K(TM) Core-Familie mit microMIPS(TM) Code-Compression-Befehlssatz-Architektur aufbaut
- Integriert DSP- und SIMD-Funktionen für Signalverarbeitungs-anforderungen in verschiedenen Embedded-Bereichen wie industrielle Steuerungen, Smart Meter, Automotive und leitungsgebundene / drahtlose Kommunikationstechnik
- Nutzt eine 5-stufige Pipeline und erzielt 3.09 CoreMark/MHz und 1.57 DMIPS/MHz (1) im microMIPS-Modus mit 40% bzw. 25% höherer Leistung im Vergleich zu anderen Cores (2)
- MCU- und MPU-Versionen (mit integriertem Cache-Controller/MMU) für Mikrocontroller- und Embedded-Anwendungen erhältlich
- Im Vergleich zu früheren Generationen von MIPS-Cores und Cores des Wettbewerbs stehen nun mehr Funktionen für Steuerungs- und DSP-Anwendungen zur Verfügung
- Neue Speicherschutzeinheit (Memory Protection Unit) für Programmcode- und Datensicherheit, microMIPS-exklusiver Ausführungsmodus, sicheres Debugging und 2-Draht-cJTAG-Support

Ãœber den CoreMark(TM)-Benchmark:
Der von EEMBC entwickelte CoreMark-Benchmark ist ein einfacher aber doch anspruchsvoller Benchmark, der speziell zum Testen der Leistungsfähigkeit von Prozessor-Cores entwickelt wurde. Ein CoreMark-Durchlauf erzeugt einen Zahlenwert, mit dem Anwender verschiedene Prozessoren schnell untereinander vergleichen können. Weitere Informationen unter: http://www.coremark.org.

Produktspezifikationen und Details:
Detaillierte Produktinformationen, einschließlich Benchmarks, Spezifikationen, Datenblätter etc. unter: www.mips.com/aptiv.

Verfügbarkeit:
Alle Aptiv-Core-Familien können ab sofort lizenziert werden. Die proAptiv-Familie wird ab Mitte 2012 allgemein zur Verfügung stehen und unterstützt eine Reihe von Funktions- und Leistungsanforderungen mit Single- und Multicore-Versionen. Die neue proAptiv FPU steht ebenfalls zur Verfügung. Die interAptiv-Familie wird ab Mitte 2012 in Dual- und Quadcore-Konfigurationen mit einer optionalen FPU erhältlich sein. Single-Core-Versionen wird es ab dem vierten Quartal 2012 geben. Die microAptiv-Familie ist ab sofort als Cache/MMU-Version oder als Core ohne Cache verfügbar. Weitere Informationen über die Produktverfügbarkeit unter info@mips.com oder unter www.mips.com/aptiv.

Anmerkungen:
(1) Die Dhrystone-2.1- und CoreMark-1.0-Werte wurden mit der Mentor Sourcery CodeBench v2011.03-94, gcc 4.5.2 erzielt.
(2) Basierend auf den veröffentlichten Werten von ARM; CoreMark Scores von der EEMBC-CoreMark-Website und aus Material, das über das Internet erhältlich ist.

Zitate:
"Mit der Einführung unserer neuen Aptiv-Generation begibt sich MIPS in eine neue Ära der Innovation und steigert seine Wettbewerbsfähigkeit. Die Aptiv-Generation basiert auf strategischen Investitionen und weist den Weg in die Zukunft. Wir steigern die Leistungseffizienz auf ein neues Niveau. Unsere vorherigen Core-Generationen waren bereits leistungseffizienter als der Wettbewerb. Die neue Aptiv-Generation ist sogar noch besser. Mit diesen Cores und dem immer größer werdenden Ecosystem rund um die MIPS-Architektur bieten wir Lösungen, mit denen unsere Kunden sich im immer wettbewerbsintensiveren Markt differenzieren können."
-Gideon Intrater, Vice President Marketing, MIPS Technologies

"Wir gratulieren MIPS zu den neuen Aptiv Prozessor-Cores. Die Multi-Threaded Technologie von MIPS hat großartige Ergebnisse für die Gateway Lösungen von Lantiq erzielt - Maximierung der Leistung bei Minimierung von sowohl Energieverbrauch als auch Systemkosten. Unsere Gateway Lösungen adressieren Systemkonfigurationen von kostenoptimiertem Fast Ethernet bis hin zu funktionsreichen hochleistungsfähigen Gigabit Ethernet Systemen. Sie sind konzipiert, um die xDSL Services der Telekom Carrier im weltweiten Markt zu verbessern und auszubreiten. Mit den Lantiq Gateway Lösungen können Betreiber die steigende Nachfrage nach Triple-Play Services und In-Home Gigabit Durchsatz mit erheblichen Einsparungen bei Kosten, Größe und Energie erfüllen, ohne Kompromisse bei der Systemleistung."
-Rainer Spielberg, Vice President of Marketing, Lantiq

"Die vorläufigen CoreMark-Benchmark-Ergebnisse, die MIPS für seinen neuen proAptiv-Core veröffentlicht, zeigen, dass eine Deeply-Pipelined-CPU nicht unbedingt von den Steuerungsbefehlen innerhalb des CoreMark benachteiligt wird. EEMBC entwickelte den CoreMark als eine realistische Messmethode für die CPU-Leistungsfähigkeit, anstatt sich auf ineffiziente Alternativen wie DMIPS zu verlassen. Wir freuen uns auf MIPS" Support für den CoreMark als neuen Standard zur Messung der grundlegenden CPU-Performance und gratulieren MIPS zu den erzielten neuen Leistungswerten."
-Markus Levy, President, EEMBC





Alle Angaben sind ohne Gewähr. Verantwortlich für den Inhalt der Pressemeldung ist der jeweilige Autor, welcher den Beitrag verfasst hat, oder verfassen hat lassen.
Marken, Logos und sonstigen Kennzeichen können geschützte Marken darstellen.